## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-195276

(43)Dat of publication of application: 14.11.1983

(51)Int.CI. G06K 9/62 G06K 9/68

PURPOSE: To speed up matching and to reduce the generation of


(21)Application number: 57-077242 (71)Applicant: FUJITSU LTD (22)Date of filing: 08.05.1982 (72)Inventor: MITA KIKUO

ANDO MORITOSHI KAKIGI GIICHI

#### (54) METHOD FOR MATCHING PATTERN

### (57)Abstract:

malfunction by finding a temporary pattern center having high pattern pr bability and moving a matching pattern successively from the center to the p riphery of the input pattern to match the pattern. CONSTITUTION: The input pattern 2 of an object 1 to be recognized is read out by a TV camera 3, binary-coded by a binary-coding circuit 4 and successively stored in an input pattern memory 5 synchronusly with the scanning of the camera 3. The temporary center positions of X and Y comp nents of a matching pattern are set up in temporary center registers 6, 7 and the temporary centers of respective components are applied to add rs 11, 14. In addition, the outputs of matching scanning counters 10, 13 for the X and Y components respectively and the X and Y component utputs 8, 12 of an offset memory 9 are applied to the circuit 11, 14 and the pattern 2 in the memory 5 is read out in a consistent degree counting circuit 17 by using the outputs of the circuits 11, 14 as the addresses. Subs quetly, the mask pattern read out from a mask pattern memory 16 is succ ssively moved to the periphery of the pattern 2 by a circuit 17 to match the pattern.



### **LEGAL STATUS**

[Dat f request for examination]

[Dat f sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted registration]

[Dat f final disposal for application]

[Pat nt number]

[Date f registration]

[Numb r of appeal against examiner's decision of rejection]

[Dat of requesting appeal against examiner's decision of rejection]

[Dat of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (9) 日本国特許庁 (JP)

# **⑪特許出願公開**

# ⑩公開特許公報(A)

昭58-195276

**⑤Int.** Cl.<sup>3</sup> G 06 K 9/62 9/68 識別記号

庁内整理番号 6619-5B 6619-5B 砂公開 昭和58年(1983)11月14日

発明の数 1 審査請求 未請求

(全 4 頁)

のパターンマッチング方式

願 昭57-77242

②出 願 昭57(1982)5月8日

仍発 明 者 三田喜久夫。

川崎市中原区上小田中1015番地

富士通株式会社内

**@発明者安藤護俊** 

川崎市中原区上小田中1015番地 富士通株式会社内

⑰発 明 者 柿木義一

川崎市中原区上小田中1015番地

富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

四代 理 人 弁理士 松岡宏四郎

明 細 看

1. 発明の名称

②特

パメーンマッチンク方式

2. 特許請求の範囲

入力パターンメモリに記憶された入力パターンに対しマスクパターンメモリに記憶されたマスタパターンを順次に参助させながら入力パターンとマスクパターンとのマッチングをとるのに歌し、パターンマッチング確率の高いパターン仮中心を決め、酸パターン仮中心から上記マスクパターンを上記入力パターンと上記マスクパターンマッチングをとることを特徴とするパターンマッチング方式。

### 3. 発明の詳細な説明

(1). 発明の技術分野

本発明は入力パターンとマスクパターンとのマッチングを施行するに扱しそのマッチングを 事の高い位置からマッチング処理を開始するよ うにしたパターンマッチング方式に関する。

### 121。 発明の背景

入力パターンと予め配憶されているマスクパターンとの一致が得られるかどうかを調べる方式には、各種の方式が開発されているが、それらの方式は失々固有の欠点を包載してむり、上配買パターンのマッチングを得る方式としては、更に改良発展の余地があるのが実情である。

(3)。 従来技術と問題点

世来のパターンマッチング方式の1つには、入力パターンのXY投影処理をなしそのヒストグラムからパターン中心を求めてパターン間のマッチングを離行する方式がある。この方式により求めんとする中心がずれくスマッチングの限となる。又、マスクパターンを入力パターンの端から順次に移動させてマッチングをとる方式があるが、この方式は処理時間が長くからるという欠点を有する。

(4)。 発明の目的

本発明は上述のような従来方式の有する欠点

に魅みて創築されたもので、 その目的は高速で 製動作の少ないパターンマッチング方式を提供 することにある。

### (5), 発明の 成

そして、この目的は入力パターンメモリに記憶された入力パターンに対しマスクパターンを をりに記憶されたマスクパターンを 額次にお動 させながら入力パターンとマスクパターンとも でサングの有無を調べるに 映中心を求めの マッチング罹率の高いパターンを の中心からマスクパターンを入力パターンと の中心で に向つて のマッチングを とることによって 決成される。

### (6)。 発明の実施例

以下、称付図面を参照しながら、本発明の実施例を説明する。

添付図面は本発明の実施例を示す。1は入力パターン2を有する被配置物で、その入力パターン2はTVカメラ3にて観取られ、二値化図

路 4 にて二個化された入力パター ン 号は T V カメラ 8 の走査と何期して入力パターンメモリ 5 に額次に記憶されるように 成されている。

1 2 はオフセットメモリ 9 の Y 成分オフセット量出力で、1 3 社 Y 成分用マンテング走査カウンタである。レジスタ 7 の出力、Y 成分オフセット量出力 1 2、カウンタ 1 3 の出力は和集

回路14を経てメモリ5のYアドレッシング回路へ接続されている。そして、カウンタ13はカウンタ10のキャリー出力へ整観され、カウンタ10からキャリーがある慶毎に1だけカウントアップされる。又、カウンタ13のキャリー出力はオフセントメモリ製出しカウンタ15へ接続され、カウンタ13からキャリーがある。カウンタ15の出力はメモリ9のアドレッシング回路へ接続されている。

カウンタ1 0及び13は失々、マスタパター ンメモリ1 6 のXアドレッシング回路及びリア ドレッシング回路へ接続されている。

そして、メモリ 5 · 1 6 の出力は一致度計数 回路 1 7 へ接続されている。

次に、上記標成を有する本発明装置例につい ての動作を説明する。

入力パターン2がTVカメラ3で飲み取られ、 その出力が二値化回路4で二値化されて入力パ ターンメモリ5へ配位されるが、その際に統計 的手法によりパターンマッチン 夕度を最大にする入力パターン点が最も集まる 点、即ちパターン仮中心が求められ、そのX、Y 座様の値が仮中心記憶レジスタ 6 、7 に記憶される。

次いで、入力パターンメモリ 5 の入力パター ンとマスクパターンメモリ 1 6 のマスクパター ンとの間にマッテングが得られるか否かのマッ テングを音が開始される。

即ち、レジスタ6、7の値によつて指定される仮中心を基準化して、マスク パターンメモリ 16の配信金杖に相当する配信 領域が入力パターンメモリ 5 から切り出されて その記憶領域が ピット 重列に送出される一方、 メモリ 1 6 の内容もピット 直列に送出される。 これを詳しく説明すると次のよりになる。

マッチング走査の開始時には、メモリ9のいづれの出力8・126号であり、そしてカウンタ10・13は零にリセットされる。マッチング走否の開始と共に、カウンタは所定時間毎に1だけカウントアップされていく。その値は和

独回路 1 1 でレジスタ 6 の値、 X 成分オフセット 貴出力 8 の値との和をとられてメモリ 5 の X アトレッシング回路へ供給されると共に、 レジスタ 7 の値、 Y 成分オフセット 量出力 1 2 の値、及びカウンタ 1 3 の との和が和算回路 1 4 でとられ、 その出力値がメモリ 5 の Y アトレッシング回路へ供給されて、これら両和算出力によって指定される入力パターンのピットが設出される。

一方、カウンタ10.13の値が失々、メモリ16のX.Yアドレッシンク回路へ供給されてそれら値によつて指定されるメモリ16のビットが輸出される。

これらピットが一致変計数優略 1.7 で比較計 数される。

このようなビットの比較計数はカウンタ10.13の値によつて指定されるメモリ16のビットと、和集回路11.型4の出力値によつて指定されるビットとの比較計数を、カウンタ10からキャリーが出る、即ちメモリ16の米方向

一行分の飲出しが完了する関係にカウンタ13の値を1だけカウントアップさせつら施行し、カウンタ13からキャリーが出ることにジェスタ16の配位金銭のすべてのピットと、レジススタ6,7の値とオフセット量出れるする。日間を設定を数に相当しておりのピットは、カウンタ10、13の値によったは開発である。その時、一数関計数回路17から一致度を示す出力信号が出力される。

上述のようなカウンタ13からのキャリーが出る度低にオフェント観出しカウンタ15が1だけカウントアップされる。 このカウントアップをれる。 このカウントアップをにメモリ5の初り出し質域は入力パターンの別辺に向つて顕文に移動される。 その移動の度毎に、メモリ16の記憶全域に相当する記憶領域のがメモリ5から切り出されてこれら記憶領域の

全ピットが上述した比較計数動作に供されて、 その終了時に一致度出力信号が一致度計数回路 17から出力される。

そして、その一致度出力信号は、予め抉められたレベルの範囲にあるか否かの判定に供されついパターンマッチングが遂行される。その判定が肯定されることでその処理を終了する。

上述の如く、本発明によれば、ベターンマッチングの開始点を統計的に決められるバターン仮中心(マッチング確率の高い点)に設定して入力パターンとマスクパターンとのマッチングの有無を調べていくから、マッチングの試行回数を減少させてマッチングの高速化を達成すると共に、調動作を少なくし得る。

上記奥施例においては、パターン仮中心からのマスクパターンの入力パターン島辺方向への移動を過巻式に生じさせる例について説明したが、パターン仮中心から放射状に生じさせてもよい。

以上要するに、本発明によれば、パターンマッチングの開始点をマッチング確率の高い点に 設定してマッチングを開始させているから、マッチングの高速化を実現出来るし、又認動作の 発生も減少させる等の効果が得られる。

### 4. 図面の簡単な説明

配付図面は本発明の一実施例を示す図である。
図にかいて、5は入力ペターンメモリ、6。
7は仮中心記憶レジスタ、9はオフセットメモリ、10はX成分用マッテング走査カウンタ、15はオフセットメモリ製出しカウンタ、11・14は和算回路、16はマスクパターンメモリ、17は一数度針数回路である。

特 許 出 動 人 富 士 通 株 式 会 社 代理人 弁理士 卷 第 安 四 郎

(7). 発明の効果

